基于超薄外延技术的双扩散新型D-RESURF LDMOS设计
加入技术交流群
在用MEDICI、Tsuprem4软件对该器件进行工艺器件联合仿真时，观察结果如LDMOS表面电场分布图中所示，漂移区内由高浓度P-top环引起的电场波峰均匀地分布在漂移区电场中部，各电场波峰值大小相似，约为2×1015V／cm。在该分布状况下，器件源漏间漂移区的表面电场的耐压分布得到有效地改善。本文引用地址：//www.cghlg.com/article/166181.htm
1．2 器件漂移区的结构分布
N型漂移区的浓度分布和尺寸结构，决定着LDMOS电场分布和比导通电阻的大小。为实现与中、低压MOS良好的工艺兼容，器件漂移区的形成采用了双阱双次注入的设计方法，通过对外延层和衬底表面分别注入不同剂量N型杂质来实现。在外延生长前，在衬底表面注入P型材料形成漂移区的DNW部分；生长4．5μm薄外延后，在DNW正上方的超薄外延中实现第二次注入扩散，完成漂移区的HNV部分。双注入不但成功地在4．5μm超薄外延的基础上使漂移区结深达到10μm，同时由于漂移区的截面积大幅增加，也可以在横向上大幅缩短了漂移区长度。
在仿真设计过程中，由于P-top降场层的大剂量注入，允许漂移区的HNV区域保持较高的浓度分布，器件比导通电阻随之降低。由于DNW杂质在外延生长加热过程中会向上反扩，增大外延层的浓度，所以DNW区域的注入浓度要小于HNV。为防止过早发生体内击穿，DNW在外延生长前需要较长时间的高温加热，使得注入结深向衬底扩散，确保器件在衬底纵向保持6μm漂移区结深。两次不同剂量，不同加热环境的注入，实现了器件电场分布的优化设计，有效地满足了器件在不同区域的技术需求。
评论