1553B总线中曼彻斯特编解码器的设计
加入技术交流群
3．1 解码过程
(1)同步头检测，当检测到同步头后触发整个解码过程开始，并给出同步头类型。
(2)检测到同步头后，计数器cnt开始计数，在cnt的控制下进行解码。包括码型转换与移位操作，同步头类型输出、曼彻斯特码型校验、奇偶校验、字连续性校验等。
(3)当码的串并转换以及各种校验都完成后，给出并行数据和校验结果信号，在cnt的控制下最终给出数据有效信号data_ready。协议模块可在该信号有效(高电平)时检测其他校验信号，并决定是否取走并行数据。
3．2 端口说明
rst_n为异步复位信号；clk为系统时钟，频率是信息传输速率的12倍；rx_data(输入)为收到的曼彻斯特原码；data_ready(输出，高有效)为数据有效信号，该信号有效期间可检测其他校验输出信号，若数据有效可取走16位并行数据；csw(输出，高有效)为收到字类型为命令字或状态字；dw(输出，高有效)表示收到字类型为数据字；data(输出)表示解码输出的16位并行数据；parity_right(输出，高有效)为奇偶校验结果；manchester_right(输出，高有效)为曼彻斯特码型校验结果；word_continue(输出，高有效)为字连续性校验结果，有效时表示当前收到的字与上一次收到字之间是连续的。
3．3 子模块说明
(1)时钟分离模块
时钟分离模块如图4所示。本文引用地址：//www.cghlg.com/article/187559.htm
该模块将曼彻斯特码自带的时钟信号分离，得到clk2_en，并在该信号有效(高电平)时采样，经过三级寄存器保持输出的曼彻斯特码信号rx_data_reg_2。采样时刻总出现在每个码元正负电平的中点处，而这也是曼彻斯特码采样的最佳时刻，如图5所示。
时钟分离电路结构如图4所示，收到的曼彻斯特码rx_data为异步信号，通过DFF1，DFF2，DFF3三级采样保持电路可消除亚稳态。edge_ check在每个曼码电平跳变后产生一个脉冲，该信号将对cnt_clk2和clk2_en同步清零，以达到调整相位的目的。
评论