2．4GHz 0．35-μm CMOS全集成线性功率放大器设计

2．2 版图结构
版图在Cadence环境下设计完成。版图设计是制造集成电路的基础，在高频集成电路设计中，版图设计的好坏直接影响电路生产的成品率及可靠性。好的设计不但本身很少带来不可靠因素，而且对于工艺上难以避免的问题，也可预防或减弱其影响。本次设计版图主要考虑以下几个方面的问题：1)功率放大器的输出晶体管栅宽尺寸很大，为了减少栅极电阻和栅极电容对电路性能的影响，MOS管选用并联和叉指布局设计；2)功率放大器输出级晶体管流过的电流很大，为了避免对周围其他器件的影响，在输出管周围用隔离环进行隔离；3)由于输出级的电流很大，输出级金属线采用多层金属，以此来减少流过金属线的电流，避免金属线过宽产生的寄生效应；4)在系统布局上，将输入信号置于左边，输出信号置于右边，从而减少高频输入信号和输出信号之间的相互影响。
2．3 后仿结果
利用Candence公司的SpectreRF软件对版图提取的参数进行后仿真，在2．4 GHz频率0 dBm输入功率时，输出功率为23 dBm在1 dB功率增益压缩点，输出功率为21．36 dBm，在工作频段内稳定因子Kf>6，在2．4 GHz处，Kf>10,，比较前后仿真数据，输出功率和漏极功率效率都有所下降，这是由于晶体管、电感、电容寄生参数，以及衬底耗散的影响，使功率输出没有达到最优。

3 结论
利用漏极寄生电容与射频扼流电感谐振，这样电感量很大，占用的芯片面积增加，为了减少芯片面积，用一电容与射频扼流电感并联，在工作频段内谐振，以提供大阻抗。为了避免放大器发生自激现象，通过稳定圆仿真，确定在相应的电极加适当电阻。
在3．3 V电源电压下，通过负载线技术，最大化利用晶体管的耐压能力和驱动电流能力；优化输入级的输出电阻和输出级的输入电阻，通过级间匹配网络，达到级间最佳功率传输；基于输入阻抗为复数的特点，利用电感与寄生电容的谐振产生纯输入电阻，以此电阻为前提，设计输入匹配网络，最后设计的匹配网络为T形匹配网络。
采用SMIC 0．35-μm CMOS射频工艺，完成了2．4 GHz功率放大器的设计。应用Candence公司的SpectreRF软件对电路进行后仿真，输入0 dBm功率信号，输出功率为23 dBm。稳定因子在工作频段内Kf>6，B1f>0，可实现全集成并工作于短距离小功率射频收发系统中。