高速ADC与内置嵌入式串行收发器的FPGA接口-嵌入式-电子产品世界

视频名称：	高速ADC与内置嵌入式串行收发器的FPGA接口
浏览次数：	14515
播放时长：	5:08
标签：	Altera FPGA ADC Linear 串行收发器
简介：	学习ADC如何与FPGA接口，还能得探路者野营帐篷。数量3个，抽奖，奖品图片见：//www.cghlg.com/event/action/win2009/ 下文为中文翻译：　　大家好。我是Clarence Mayotte，Linear技术公司的应用工程师。过去两年中，我一直从事高速ADC的工作。　　我是Alan Davidson，Altera高端FPGA的产品营销经理。我从事FPGA工作已经有12年了。他们中后5人的主要工作是高速串行收发器应用。　　我们今天在这里演示新的Linear Technology LTC2274模数转换器怎样与具有嵌入式串行收发器的Altera FPGA进行接口，这实现起来非常轻松。LTC2274是16位每秒105 M采样ADC，是首款也是唯一一款使用8B/10B编码传送数据，符合JESD204规范的高速ADC。　　它使用一条差分传输线对实现与Altera收发器FPGA的无缝接口，大大减少了传输数据所需要的IO线数量。让我们进入演示。LTC2274需要3.3 V电压、时钟信号和一个输入信号。　　LTC2274输出与Altera Stratix II GX FPGA之间的连接只有两条匹配电缆和一条同步信号线。可以在视频结束时通过注册获得此次演示的所有程序和演示板清单。现在，由Alan介绍Altera收发器。　　让我们看一下白板。这是与Altera FPGA连接的LTC2274板图。在FPGA中，嵌入式收发器被配置为接收8B/10B编码数据。通过能够实现JESD204兼容接口的简单设计来配置用户逻辑。　　FPGA接收数据，将其发送给时钟和数据恢复单元，对数据进行采样，恢复时钟，因此，Linear Technology ADC不需要向FPGA转发任何时钟信号。然后对数据进行解串处理，解码恢复为LTC2274产生的原始采样。　　由于需要的所有逻辑模块都含在Altera的嵌入式收发器中，因此，您不用担心模数转换器发送数据的恢复和解码问题。相反，您只需要把精力集中在设计中最关键的部分，也就是完成应用功能所需要的逻辑上。　　采集完数据之后，可以对其进行格式处理，导入到数据分析程序中。今天，我们使用Linear技术公司的Pscope软件。您可以看出来，LTC2274的AC性能非常好，对于70MHz输入信号，信噪比达到了76 dB，无杂散动态范围88 dB fs。　　其性能与具有并行总线的ADC相同，但我们只使用了一对匹配电缆来连接LTC2274和Altera FPGA。　　Altera提供多个含有嵌入式串行收发器的全功能、高性价比FPGA系列。这包括Stratix IIX和Arria GX系列，以及最近发布的Stratix IV系列，该系列是业界的首款30纳米FPGA。　　除了嵌入式收发器，Altera FPGA还提供丰富的高性能DSP逻辑以及内部存储器资源。需要这些资源来实现软件无线电、通信基础设备和测试设备等应用中使用的抽取滤波器和数字下变频器等功能。　　如果需要了解Altera产品以及嵌入式收发器解决方案的详细信息，请访问Altera网站，或者联系您当地的Altera销售办事处。　　除了我们的LTC2274 ADC，Linear技术公司和Altera还密切协作开发了全面的电源和其他模拟解决方案，以支持基于Altera的系统。使用支持Linear技术解决方案的Altera开发板能够大大提高您的效能，降低风险。　　请在此次视频演示结束时通过注册获得更详细的信息。我是Clarence Mayotte。　　我是Alan Davidson。　　感谢您的观看。