在本部分，我们将对闪存和管线架构转换器进行分析；而在第 9 部分我们将对逐次逼近型和Δ-Σ型转换器器件进行探讨分析。
图 1 中的闪存转换器可能是拓扑结构最为简单的转换器。
图 1 3 位闪存 ADC
一款 N 位闪存转换器是由 2N-1 个转换器、2N 个寄存器以及一个可将结果分类成二进制代码的逻辑网络组成的。在此结构中，Vref 等于该转换器的满量程电压。
该电阻串的值是这样的：比较器 1 (COMP1) 反相输入端的电压为 LSB 的一半，而电阻阶跃的其他电压则与 LSB 相等。因此，COMP2 的反相
输入电压为 LSB 的 1.5 倍。
- 当 Vin < ½ LSB 时，所有输出均为 LOW
- 当 ½ LSB < Vin < 1½ LSB 时，COMP1 等于 HI
- 当 1½ LSB < Vin < 2½ LSB 时，COMP1 和 COMP2 均等于 HI
随着 Vin 振幅的增加，高输出比较器的输出数值也会增加。由二进制转换逻辑负责将本系列比较器输出变为单个二进制代码。
闪存转换器在速度方面颇具优势，其速度限制因素为比较器和逻辑网络的传输时间。其缺点主要体现在所需的高精电阻器 (2N) 和比较器 (2N-1) 的数量上，一款 8 位转换器需要 255 个比较器。
将管线转换器视为一个 1 位闪存转换器的串联电阻串，如图 2所示。
图 2 简化的管线转换器架构
该管线转换器为一个时钟
拓扑，其每一个动作都是根据
时钟计时周期进行的。在第一个时钟上，采样与保持模块 (S/H
1) 对应用信号 Vin 进行采集。该电压 (V
1) 被施加到比较器 B
1 上。如果 V
1< Vref，那么 SW1A 则处于关闭状态，V
1 被放大 2 倍，且由此得出的结果被施加到下一级；如果 V
1> Vref，那么 SW1B 则处于关闭状态，V
1 - Vref 的值被放大 2 倍，且由此得出的结果被施加到下一级。
当 SW1A 处于关闭状态时，实现了对一个二进制零点的记录以实现最高有效
位 (MSB)。这是因为该施加电压小于满量程电压 (Vfs/2) 的一半。当 SW1B 处于关闭状态时，实现了对一个二进制零点的记录以实现 MSB，因为该施加电压大于满量程电压 (Vfs/2) 的一半。在下一个时钟周期的第二个级上将重复这一个过程，以确定 MSB -1 的值。
下列数字示例有助于对该动作进行阐明：
- 如果 Vfs = 5.0V，则 Vref = 2.5V。
Vin = 3.70V 时，V1 = 3.70V。
- 由于 V1 > Vref，所以 SW1B 处于关闭状态且 MSB = 1
- 第一个放大器的输入电压为 3.7 - 2.5 = 1.2V，且 V2 = 2 × 1.2 = 2.4 V
- 由于 V2 < Vref，所以 SW2A 处于关闭状态且 MSB - 1 = 0
由于目前第一个级处于闲置状态，因此其将处理下一个模拟输入值。一个 N 位结果的完整转换需要 N 个时钟周期。然而，各结果之间的时间正好是一个时钟周期。模拟输入事件和数字
输出结果显示之间的时滞将为 N 个时钟周期，该时滞被称为
数据时延。
（在第 9 部分，我们将对逐次逼近型（SAR）和Δ-Σ 型拓扑结构进行探讨分析）
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
发布文章
