5G加速 联电首推RFSOI 3D IC解决方案

联电昨（2）日所推出业界首项RFSOI 3D IC解决方案，此55奈米RFSOI制程平台上所使用的硅堆栈技术，在不损耗射频（RF）效能下，可将芯片尺寸缩小逾45％，联电表示，此技术将应用于手机、物联网和AR/VR，为加速5G世代铺路，且该制程已获得多项国际专利，准备投入量产。

联电表示，RFSOI是用于低噪声放大器、开关和天线调谐器等射频芯片的晶圆制程。随着新一代智能手机对频段数量需求的不断增长，联电的RFSOI 3D IC解决方案，利用晶圆对晶圆的键合技术，并解决了芯片堆栈时常见的射频干扰问题，将装置中传输和接收数据的关键组件，透过垂直堆栈芯片来减少面积，以解决在装置中为整合更多射频前端模块带来的挑战。该制程已获得多项国际专利，准备投入量产。

联电指出，RFSOI解决方案系列从130到40奈米的制程技术，以8吋和12吋晶圆生产，目前已完成超500个产品设计定案，出货量更高达380多亿颗。

联电技术开发处执行处长马瑞吉（Raj Verma）表示，联电领先业界以创新射频前端模块的3D IC技术打造最先进的解决方案，这项突破性技术不仅解决5G/6G智慧手机频段需求增加所带来的挑战，更有助于在行动、物联网和虚拟现实的装置中，透过同时容纳更多频段来实现更快的数据传输。未来将持续开发如5G毫米波芯片堆栈技术的解决方案，以满足客户对射频芯片的需求。