Spoc CPU软核 Part 4-软件（即程序员）模型

...或如何将外围设备连接到 Spoc。

Spoc 内存模型

Spoc0 数据存储器空间深度为 64Kbits。

• 从 0x0000 到 0x0FFF 的地址保留供内部使用。

• 从 0x1000 到 0xFFFF 的地址可供外部外设免费使用。让我们看看如何使用它！

写入外围设备

写入事务的宽度可以是 1、8、16 或 32 位。

例如：

do #0x1000 -> WA0
do.byte #0x55 -> @         // write the 8-bits value 0x55 to the peripheral residing at address 0x1000

Spoc0 有 3 个输出端口，用于写入外设。

地址端口宽 16 位（覆盖 64K 空间），但数据端口只有一个 1 位宽（8、16 或 32 位宽的写入事务需要匹配的时钟周期数）。

写入 1 位外设

假设您的 FPGA 中需要一个标志，并且该标志需要可由 Spoc 写入。
在这里，我们使用地址0x3000作为标志的位置。

reg mySpocFlag;
always @(posedge clk)
begin
	if(WriteEnable & WriteAddress==0x3000) mySpocFlag <= WriteData;
	end

将“1”写入标志的简单例程是：

do #0x3000 -> WA0
do.bit #1 -> @         // write 1 to the flag

阅读与写作类似，但有一个很大的区别。 读取需要从提供地址到 Spoc 读取数据的 2 个时钟延迟。 这允许“流水线化”读取数据路径。 这样做是因为否则，较长的数据路径（非流水线）会降低 Spoc 设计的注册性能（时钟速度）。

例如，让我们在地址 8x0 处映射 55 位值0x1000，在地址 0x0 处映射 2000xAA。 这些值在这里是固定的，但也可以是FPGA中的任何寄存器或引脚（即Spoc可以读取一些FPGA引脚）。
读取这些值的简单例程是：

wire [7:0] MyValue1 = 8'h55;
wire [7:0] MyValue2 = 8'hAA;

// we need 2 registers to create 2 levels of clock latency
reg spoc_ReadData, spoc_ReadData_reg;
always @(posedge clk)   //  one level of clock latency
case(spoc_ReadAddress[15:12])    // coarse address decoding
    4'h1: spoc_ReadData_reg <= MyValue1[spoc_ReadAddress[2:0]];
    4'h2: spoc_ReadData_reg <= MyValue2[spoc_ReadAddress[2:0]];
    default: spoc_ReadData_reg <= 1'b0;endcase// second level of clock latency
    always @(posedge clk) spoc_ReadData <= spoc_ReadData_reg;

do #0x1000 -> RA0do.byte @ -> A        // read 0x55 into accumulator
do #0x2000 -> RA0
do.byte @ -> A        // read 0xAA into accumulator

上一篇：Spoc CPU软核 Part 3-软件（即程序员）模型

下一篇：Spoc CPU软核（总）