ad9959应用控制电路

DGND：数字地；

DAC_RSET：输入引脚，可为DAC设置参考电流，使用时应通过一个1.91 kΩ电阻接地；

REF_CLK和REF_CLK：参考时钟或振荡输入端(互补输入)，如果使用单端输入方式，则应从REF_CLK引脚连接一个0.1μF的解耦电容到 AVDD或AGND；

CLK_MODE_SEL：振荡器部分控制引脚，接高电平时，电压不要超过1.8 V，接低电平时，振荡器被旁路；

LOOP_FILTER：输入端，使用时应串联一个零电阻和680 pF电容至最近的AVDD脚(Pin28)；

I／O_UPDATE：输入引脚，通过该脚的上升沿可把串行口缓存的数据内容送至激活的寄存器中，I／O_UPDATE信号应与SYNC_CLK信号保持同步，并须满足建立时间与保持时间的要求；

CS：片选串口使能信号端，低有效；

DVDD_I／O：3.3 V数字电源；

SYNC_CLK：时钟输出，为内部时钟的1／4，用于同步I／O_UPDATE信号；

SCLK：I／O串行操作时钟输入端，在该端的上升沿写入数据，下降沿读出数据；

SDIO_0：双向引脚，用于串行操作的数据输入和输出；

SDIO_1：3：双向引脚，用于串行操作数据输入输出，也可用于控制DAC输出幅度的斜率；

P0～P3：输入引脚，这四个引脚用于控制调制方式的选择，扫描累加器的开关或者输出幅度的升降斜率。该四个引脚中的任何一个引脚信号的变化都等同于一个I／O_UPDATE信号的上升沿，该端须与SYNC_CLK信号保持同步，并须满足建立时间与保持时间的要求；

CH0_IOUT ～CH3_IOUT， CH0_IOUT ～CH3_IOUT：输出引脚，四个通道的互补输出端，使用时，需接上拉电阻至AVDD。

3 工作模式组合

AD9959所具有的的四通道可以使其同时实现多种工作模式的组合。但是，在某些模式下，则需要几个数据引脚来实现特殊功能，这就限制了组合方式。根据AD9959芯片的资源，可同时实现的工作模式组合如下：

(1) 四个通道可以实现单频模式、2电平调制模式和线性扫描模式的任意组合，每个通道均可工作在这三种模式中的一种；