新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 可用面积达12吋晶圆3.7倍,台积电发力面板级先进封装技术

可用面积达12吋晶圆3.7倍,台积电发力面板级先进封装技术

作者: 时间:2024-06-24 来源:芯智讯 收藏

6月21日消息,据日媒报道,在CoWoS订单满载、积极扩产之际,也准备要切入产出量比现有先进技术高数倍的面板级扇出型技术。而在此之前,等都已经在积极的布局面板级技术以及玻璃基板技术。

本文引用地址://www.cghlg.com/article/202406/460225.htm

报道称,为应对未来AI需求趋势,正与设备和原料供应商合作,准备研发新的先进封装技术,计划是利用类似矩形面板的基板进行封装,取代目前所采用的传统圆形,从而能以在单片基板上放置更多芯片组。

资料显示,扇出面板级封装(FOPLP)是基于重新布线层(RDL)工艺,将芯片重新分布在大面板上进行互连的先进封装技术,能够将多个芯片、无源元件和互连集成在一个封装内。FOPLP与传统封装方法相比,提供了更大的灵活性、可扩展性和成本效益。

据Yole的报告显示,FOWLP技术的面积使用率<85%,FOPLP面积使用率>95%,这使得300mm×300mm的面板比同尺寸12英寸的可以多容纳1.64倍的die。如果采用600mm×600mm的面板,那么可能将会带来近5倍的提升。

消息人士称,目前的试验是采用515mm×510mm的矩形基板,可用面积将会是目前的12英寸的三倍多,矩形基板也将使得边缘留下的未用面积减少。

台积电目前主要以CoWoS为高性能计算(HPC)芯片客户提供先进封装服务,并正扩张CoWoS产能,最新的厂区落脚南科嘉义园区。

台积电的CoWoS先进封装技术能合并两组英伟达的Balckwell GPU芯片、以及八组高带宽內存(HBM)芯片,但随着单组芯片要容纳更多晶体管、整合更多HBM,产业的现行标准的12英寸晶圆可能在两年后就不足以用来封装先进芯片,因此需要产出性能比现有先进封装技术高数倍的面板级扇出型封装。

也早已意识到上述问题,纷纷投入新一代的先进封装技术。现有自家先进封装服务包含I-Cube 2.5D封装以及X-Cube 3D IC封装、2D FOPKG封装等。对于移动手机或穿戴式装置等需要低功耗內存整合的应用,三星已提供面板级扇出型封装和晶圆级扇出型封装等平台。

也规划推出业界首款、用于下一代先进封装的玻璃基板方案,规划2026年至2030年量产,并预期需要更大体积封装、更高速应用及工作负载的数据中心、AI、GPU等领域,将是最先导入的市场。本月初,据日经新闻报导,英特尔近期和14家日本合作伙伴携手,计划租用夏普闲置的液晶面板厂作为先进半导体技术的研发中心,或将为研发面板级封装技术。



评论


相关推荐

技术专区

关闭