半导体晶圆代工为何会出现“一个工艺 各自表述”的局面？

　　2015年Intel、三星、台积电(TSMC)都号称已量产16/14nm FinFET工艺，下一个节点是明年的10nm，而10nm之后的半导体制造工艺公认越来越复杂，难度越来越高，甚至可能让摩尔定律失效，需要厂商拿出更多投资研发新技术新材料。台积电在FinFET工艺量产上落后于Intel、三星，不过他们在10nm及之后的工艺上很自信，2020年就会量产5nm工艺，还会用上EUV光刻工艺。

　　而事实是怎么样的呢?

　　刚结束的台积电第二季新闻发布会，困扰业界、媒体多时的半导体工艺“魔术数字”问题，首度公开。业者透露，联发科内部有一套换算方式：台积电的十六纳米等于英特尔的二十纳米、十纳米等于英特尔的十二纳米……

　　7月14日，台积电2016年第2季新闻发布会，以电话会议方式参加的美国分析师Arete researchz分析师Brett Simpson，问了一个突兀的问题。他竟然要台积电共同首席执行官刘德音比较一下英特尔预计明年量产的十纳米工艺，与台积电两年后量产的七纳米工艺，性能特征上的差距。

　　“你得去问我们的顾客，”刘德音有点不快的说，“我无法为他们回答。”

　　若是在几年前，不会出现这种提问。根据半导体业界遵循了30年的摩尔定律，7纳米工艺领先10纳米一个技术世代，制出的电晶体缩小一半，效能、耗电等各项指标都会大幅超越10纳米。两者根本毫无比较的必要。

　　这位分析师的问题，首度将困扰业界、媒体多时的半导体工艺“魔术数字”问题，提到公开场合。他暗示，台积电尚未量产的7纳米与英特尔的10纳米工艺，属于同一个技术世代，因此可以相提并论。

　　若干台积电客户认同此说法。他们也指出，台积电目前量产的最尖端工艺──独吃苹果A10处理器的16纳米工艺，仅相当于英特尔的20纳米工艺。

　　不到一个月前，有记者当面询问台积电大客户、世界最大IC设计公司高通首席技术官葛罗布(Matt Grob)这个问题。他毫不迟疑的大声说“没错!(YES)”。

　　不只台积电，三星与格罗方德的工艺数字都经过不同程度的“美化”。“这些晶圆代工业者都想办法把数字弄得愈小愈好，”葛罗布说。

　　他表示，结果是让业界“非常非常困扰。”即使是高通内部的会议简报，都不能直接套用晶圆代工厂公告的技术数字，而必须经过换算。“我们要问清楚，这个硅晶圆上到底可以放多少个逻辑电路?”葛罗布说。

　　一位资深业者透露，联发科内部也有一套换算方式：台积电的16纳米等于英特尔的20纳米、10纳米等于英特尔的12纳米。接下来未定，但看来“台积电的7纳米，比英特尔的10纳米要好一点，”他说。

　　只不过几年以前，整个半导体业都跟着龙头英特尔的脚步亦步亦趋。为什么会变成现在这种“一个工艺，各自表述”的混乱场面?

　　一位前台积高阶主管，曾向媒体透露，始作俑者是三星，而时间点则是在整个产业导入全新的鳍式场效应晶体管(FinFET)时，约在2、3年前。

　　台积电最早采用FinFET的16纳米工艺，原本计划跟随英特尔，称为20纳米FinFET。因为该工艺的电晶体最小线宽(half-pitch)与量产的前一代20纳米传统电晶体工艺差不多，只是换上全新的FinFET电晶体。

　　但客户向台积电主管反应，同样的工艺，三星已抢先命名为“14纳米”。如果台积电真叫“20纳米”一定吃闷亏。

　　台积电从善如流，不久后改名，但只敢叫16纳米。“我们至少有点良心，不敢(像三星)那样随便叫，”这位前台积高层苦笑着。

　　例如，英特尔原先预期将在今年秋天问世的10纳米工艺处理器，不久前宣布将会延后到17年的下半年推出。因此，量产时间极可能落后也将在同一年量产的台积电“10纳米”工艺。

　　当时部分媒体都以“台积电超车英特尔”大幅报导。但业内人士都心知肚明，其实，彼“10纳米”不等于此“10纳米”，目前，台积电仍落后英特尔一个技术世代以上。

　　只不过，这个“台湾希望”正迎头赶上。“过去英特尔对台积电有较大的技术领先，”高通首席营运官戴瑞克说，“我们认为这些差距正在缩小，而且还会持续缩小。”