新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 实用I/O地址译码电路设计

实用I/O地址译码电路设计

作者: 时间:2009-12-11 来源:网络 收藏
表2所列的I/O地址的选择范围。图2中的S1~S3的状态为“000”,其对应的译码地址便可从表2查得。

本文引用地址://www.cghlg.com/article/188466.htm

3 用8输入与非门实现的
的原理图见图3所示。该电路的优点是电路简单,I/O地址的变换也是通过跳线S1~S4来改变的,地址变换范围是0BOH~3FFH,为单译码输出。若按图3所示的跳线位置,则译码地址为300H~307H。

4 基于可编程器件GALl6V8的译码
此种译码主要适用于逻辑关系比较复杂的,其优点是设计灵活,可编程,改动方便,并可多译码输出。

5 结束语
PC总线译码电路是PC机和PC总线与外设连接的重要部分。本文给出的几种PC总线译码电路,可在使用时根据实际情况灵活选择,实际使用证明,本文所介绍的几种译码电路都切实可行。


上一页 1 2 下一页

关键词: 译码电路

评论


技术专区

关闭