3种二进制序列信号检测器的实现方案

　　既然用移位寄存器可以实现序列信号检测，那么用集成移位寄存器加少量门电路同样可以实现，而且电路可靠性更高。用4位集成移位寄存器74LS194，实现的序列1001检测器，如图6所示。

　　图6 用集成移位寄存器构成序列码检测器

　　4 当序列不可重叠时的电路设计

　　用以上3种方法设计出的电路，都是可序列重叠的序列码检测器，若要求被检测的序列不可重叠，则在方法1中，只需要根据实际情况修改状态转换表即可。后面的设计原理及步骤不变。这种设计方法存在的问题仍然是当待检测的序列位数较长时，设计工作量大、电路可靠性降低。在采用第2、第3种方法设计时，需增加部分控制电路，为保证输入与时钟的同步性，需要使得每当检测出一个序列时，直接将序列的下一位置入寄存器最低位，同时置寄存器其余各位为序列码最后一位的反码以消除重叠代码的影响。此外再用一个锁存器使输出高电平多保持0.5个时钟周期，其优点是：可以消除移位过程中的竞争冒险，使得输出波形更稳定、电路可靠性更高，电路如图7所示。

　　图7 用移位寄存器构成的序列不可重叠的序列码检测器